


새 문제: 최근 5개의 입력이 모두 0이면 출력 1 (74164 이용)



동작 타이밍 표

초기: 모두 0 (CLR' 리셋 후). 입력 데이터: 0,0,0,0,0,1,0,0,0,0

CLK	Data	q1	q2	q3	q4	q5	q6~q8	Y	비고
0	—	0	0	0	0	0	0	0	초기(CLR')
1	0	1	0	0	0	0	0	0	
2	0	1	1	0	0	0	0	0	
3	0	1	1	1	0	0	0	0	
4	0	1	1	1	1	0	0	0	
5	0	1	1	1	1	1	0	1★	처음 Y=1
6	1	0	1	1	1	1	0	0	1 입력 → Y=0
7	0	1	0	1	1	1	0	0	
8	0	1	1	0	1	1	0	0	
9	0	1	1	1	0	1	0	0	
10	0	1	1	1	1	1	0	1★	Y=1 재발생

■ Y=1(최근 5개 모두 0)

■ q=1 → 해당 클럭 입력이 0

■ data=1 → q1=0

새로운 문제 전체 정리

문제

- 입력이 정확히 5 클럭 동안 연속으로 0이면 출력이 1이 되는 시스템을 설계하라. 조합 논리 블록 이외에도 다음과 같은 것들을 이용할 수 있다.
- a. 하나의 4비트 카운터
 - b. 하나의 8비트 시프트 레지스터 (74164)

설계 핵심 (b. 시프트 레지스터 방법)

발상: 입력 **Data** 를 NOT하여 **D**에 연결. 그러면 Data=0 → q=1, Data=1 → q=0으로 저장된다. 최근 5개가 모두 0이라는 것은 q1~q5가 모두 1인 것과 같다.

$$Y = q_1 \cdot q_2 \cdot q_3 \cdot q_4 \cdot q_5$$

→ NOT 게이트 1개 + 5입력 AND 게이트 1개로 구현.

기존 문제와의 차별점

항목	기존 문제	새 문제
감지 길이	7클럭 연속 0	5클럭 연속 0
사용 출력	q1~q7 (7개)	q1~q5 (5개)
출력 게이트	7-input AND	5-input AND
IC 개수	1개 (74164)	1개 (74164)
부가 게이트	NOT 1개 + AND 1개	NOT 1개 + AND 1개

